This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

Requested Patent:

JP62293749A

Title:

THREE-DIMENSIONAL MOUNTING STRUCTURE OF SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF;

Abstracted Patent

JP62293749:

Publication Date:

1987-12-21 ;

Inventor(s):

SATO YOSHIYUKI; others: 05;

Applicant(s):

NIPPON TELEGR_TELEPH CORP :

Application Number:

JP19860136254 19860613;

Priority Number(s):

IPC Classification:

H01L25/04;

Equivalents:

ABSTRACT:

PURPOSE:To form constitution in which a precison working part is not incorporated into a finally finished device, and to mount the whole at low cost by molding a plurality of semiconductor device chips or a semiconductor-device chip loading body and a wiring board by a resin.

CONSTITUTION:Both end sections of IC chips are held by groove sections 10 in a pectinate jig 9 and aligned, wiring boards 1 are brought near to the IC chips 2 from both surfaces, IC-chip end sections on the side having solder bumps 3 are inserted into groove sections 1A in the wiring boards 1 and heated, and solder bumps 4 on the wiring boards and the solder bumps 3 on the IC chips are fused and joined. The pectinate jig 9 is removed, these parts and IC chips are entered to a form including the whole except the end section of one wiring hoard with a terminal 6 for external connection, and an injection molding process by flowing a high molecular material such as a heated fluidized epoxy resin into a mold and cooling the material is executed. Accordingly, the expensive pectinate jig requiring precision working used for aligning and positioning the IC chips can be reutilized, thus manufacturing the whole at low cost.

⑲ 日本国特許庁(JP)

10 特許出願公開

母公開特許公報(A)

昭62-293749

⑤ Int.Cl.⁴ H 01 L 25/ 識別記号

庁内整理番号

母公開 昭和62年(1987)12月21日

H 01 L 25/04 // H 05 K 1/14

B-7638-5F F-6679-5F

審査請求 未請求 発明の数 2 (全7頁)

◎発明の名称 半導体装置の3次元的実装構造およびその製造方法

②特 顋 昭61-136254

❷出 顋 昭61(1986)6月13日

砂発 明 者 佐 藤 芳 之 厚木市森の里若宮3番1号 日本電信電話株式会社厚木電 気通信研究所内

砂発 明 者 木 内 一 秀 厚木市森の里若宮3番1号 日本電信電話株式会社厚木電 気通信研究所内

⑩発 明 者 渡 辺 純 二 武蔵野市緑町3丁目9番11号 日本電信電話株式会社電子 機構技術研究所内

砂発 明 者 小 鼓 国 夫 武蔵野市緑町3丁目9番11号 日本電信電話株式会社電子 機構技術研究所内

の出 類 人 日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

②代理人 弁理士谷 義一 最終頁に続く

明 报 卷

機造の製造 数とする半導体装置の3次元的実装方法。

(以下、余白)

1.発明の名称

半導体装置の 3 次元的実装構造 およびその製造方法

- 2. 特許請求の範囲
- 1) 複数の半導体装置チップあるいは半導体装置 チップ伝統体を配線板に立てて配線投続する半 導体装置の3次元的実装構造において、前記複 数の半導体装置チップあるいは半導体装置チッ ブ揺転体と前記配線板が掛脂によってモールド されていることを特徴とする半導体装置の3次 元的実践構造。
- 2) 独数の手導体装置チップあるいは半導体装置 チップ搭版体を回路形成面を積み重ねる方向に 整列させる工程、該複数の半導体装置チップあるいは半導体装置チップ搭載体と配線板とを 気扱続する工程、および前記複数の半導体装置 チップあるいは半導体装置チップ搭載体と前記 配線板を出版モールドする工程を含むことを特

3.発明の詳細な説明

[産來上の利用分野]

本発明は、安価な材料の使用で実現し得る高密 度、高機能電子デバイスを実現するための半導体 装置の3次元的実装技術に関するものである。

【従来の技術】

従来、1cチップなどの半導体装置チップを配線板に直接立てて、これらの間を配線扱続する構造において、1cチップを3 次元的に配列し、それらの位置決めを行う場合、特開昭 61 — 2035 6 号にみられるように、積金加工を施した神組みを利用し、これを最終的に完成させる3 次元実装デバイスを組み込んでいたため、完成品が高値にならざるを得なかった。

[発明が解決しようとする問題点]

本発明の目的は、提来技術の欠点である精密加工部品を最終完成デバイスに報込まない構成にすることによって、高価格化を解決し、信頼性が高く、 安価な学導体装置の 3 次元実装構造を提供することにある。

用い、 承続的には樹脂モールドによって半導体装置の 3 次元実芸を行うので、 承続的に完成させるデバイスに高値な精密加工部品が超込まれないため、 全体を安値に作製することができる。

[实施例]

以下に図面を参照して本発明の実施例を設明する。本発明は1Cチップ、LS1 チップなどの手事体、設置チップおよび半導体装置チップ搭載体に適用可能であるが、以下の実施例においては、1Cチップを例として説明する。

実 箆 例 1

第 1 図に未発明の第 1 の実施例の断面図を示す。図において、1 に配線板、2 は10チップ、3 は10チップ上のハングバンプ、4 は配線板上のハングバンプである。5 は配線板1 上に配数された配線、6 は外配接採用端子である。複数の10チップと配線板とがモールド節7によって一体化されている。

第 2 図は第 1 図に示した夹数構造の超立を説明 する図で、 9 は10チップ 2 を整列させるための概

[問題点を解決するための手段]

このような目的を達成するために、本発明の半辺体装置の3次元的夹装構造は、複数の半辺体装置チップ活動体を配線板に立てて配料板でも実装構造において、複数の半辺体装置チップあるいは半辺体装置チップ活動体と配線板が掛路によってモールドされていることを特徴とする。

また本発明の半導体装置の3次元的実装構造の 製造方法は、複数の半導体装置チップお数は半 導体装置チップ搭載体を回路形成面を積み重ねる 方向に整列させる工程、複数の半導体装置チップ あるいは半導体装置チップ搭 賦体と配線版をといて 気接続する工程、および複数の半導体装置チップ 気接続する工程、および複数の半導体装置チップ あるいは半導体装置チップ搭 賦体と配線版を制度 あるいは半導体装置チップ搭 職体と配線板を制度 カるいは半導体装置チップ搭 職体と配線板を制度

[作用]

本発明は、半導体装置チップの3次元的な配線のための精密加工を施した枠組みを最終的に完成させるデバイスに組み込まず、単なる治臭として

状治具である。 権状治具 9 には第 3 図 (A).(B).(C) に拡大図示するように満10が致けられている。 治具 9 は剛体に近いステンレス協等の材料で粉密機械加工によって作製される。

第2図にもどり、先ず、1Cチップの両点部を掲 状治具9の法部分10にはさみ、整列させる。な お、板状治具9ではさまない側のチップ端部は、 図示しない平面板に押し付けることで描えること が可能である。

次に、配数板1を再面から10チップ2に近付け、ハンダバンブ3を有する側の10チップ機即を配線板1の講即1Aに挿入し、加熱を行い、配線板上のハンダバンブ4と10チップ上のハンダバンブ3とを融着し扱合させる。

パンプ間の位置合せは、パタンがあらい場合は ICチップの外寸と講路IAとの機械的な合せで充分 である。しかし、パタンが細かい場合は、ハーフ ミラー法を用いるのがよい。

第4図は、第2図にて示した10チップと配線板の投続部の断面拡大図である。

第2図の工程に続いて、先ず、極状治具9をとりはずした後、外郎接続用端子 6 を有する 1 枚の配数板の端部を除いた全体、すなわち全1Cチップと配線板を含むような型にこれらを入れる。次に、通常のブラスチックモールド工程で行われているように、加熱造動化したエポキシ樹脂等の高分子材料を型の中に渡し込み、冷却することによる射出成形工程を行うことによって第1図に示したような構造を得る。

このような工程を行えば、10チップの整列位置 出しに用いた精密加工を要する高値な櫛状治具は 再利用可能であるため、全体を安値に作ることが できる。

以上は、配線チップを2枚用いた例を示したが、配線チップの数は1枚でも同一の工程で製作できる。

また第2図の工程と続いて行う摘状治具9をは ずす工程の後、さらに別の配線板1。を1Cチップ 2へ配線投続を行うことにより、第5図にその正 面図を示すように最高4枚までの配線板接続が可

60-25180 号にあるようなICチップをチップ括職体に搭載し、これを配線板に接合させる場合においても、以上の方法が適用できることは言うまでもない。

实施例 2

能である。かお、このとき配線板間の配益は11cチップ上の配線で行う。また、モールディングの際、1cチップ間への問題の射出は、定間隔で並ぶチップの隙間略に、大きさと位置をともに合せて設けた射出孔から行うことで、容易に可能である。特に、4枚の記線板を利用した場合は、射出孔の大きさと同程度の降間を4枚の配線板間に設け、さらに射出孔の位置を降間に合せることによって射出によるモールディングが可能である。

第1図に示した例では、配線チップの一部に外郎投送用端子を設け、モールド部の外にこれを出すような構成を示したが、通常の1Cチップのモールディングと同様に、リードフレームを利用してリードフレームのリードをモールド部の外に出し、モールド部の内部でリードフレームと配線板上の外部投送用端子とをワイヤボンディングすることもできる。

以上の例ではICチップを配線板に直接接合させる場合について示したが、たとえば、特動昭

买览例3

第7図は、ICチップ間に組祉状物質を挿入した
3次元英芸構造を示す図であって、14は協議状物質である。第7図に示した構造は、先に第1図に
である。第7図に示した構造において、ICチップを面にそールド
内脂が密着しているために、ICチップの関係として
の数によってものないである。 初版モール
の前によってものが関係ール
にはるアップの関にはなって
の前によってものである。 初版と ICチップの関
にはなってもいいによって
の前によってもいいに
の前によってもいいに
が明知のチップは
は状物質として
いいは
が最適である。

京 B 図は、10チップと配数板のバンプ間接続部近傍のみを樹脂モールドした3次元英芸構造である。目的は、第7図の場合と同様に、10チップと 場质が全面で接着することによる応力の防止のためである。この構造を実現するには、モールドの ための型を革 B 図において上下別々に単僻し、まず、下部の樹脂を流し込み、硬化させるモールド 工程を行い、次に全体を上下逆にして上部の樹脂 モールド工程を行うことによって形成する。 もち ろん、上下逆の順序で行っても変しつかえない。

平 9 図は、第 8 図の 3 次元英装構造の封止構造であって、15 は固定板である。 2 枚の固定板 15 を、上下のモールド部 7 に接着し、第 9 図の構造を得る。図には描かれていなが、紙面の手前、関の 2 面に同様の固定板を配し、モールド部 7 に不活性ガス中で接着することによって気密封止構造を得ることもできる。このとき、紙面の手前、あるいは関の一方で用いる固定板を第 6 図にテップした放熱プロック13とすることによって1Cチップの冷却が可能である。

また、10チップそのもののバッシベーションが 充分な場合には、第9回に示した構造のみでも、 そのまま完成物として使用可能である。さらにこ のとき紙面の手前から虫、あるいはその逆の方向

4. 図面の筒単な説明

第1 図は太発明の3 次元的夹装構造の実施例の 断面図、

第2 図 は 構 状 治臭を用いて ICチップを整列をせ、 民 な 板 に 投 級 する 工程を 説明 する 斜 夜 図 、

53 図 (A).(B).(C) はそれぞれ!Cチップを整列させるための梅状治具の平面図、正面図および朗面図、

第4回は配数板とそれに垂直に接続したICチップの拡大断面図、

第5図はICチップへの配線板の4方接続の正面図、

第6回は放然ブロック付3次元的疾該構造の断面図、

第7回はチップ間に福祉状物質を挿入した3次元実装構造の断面図、

第8図はICチップと配数板のパンプ間接級邸近 傍のみを樹脂モールドした3次元変装構造の断面 図、

第9回は第8回の3次元実装構造の封止構造の

に、冷却用の流体を流すこともできる。

[発明の効果]

以上説明したように本発明による学導体を超れたない、半導体を超チップのを認識のために行う半導体を超チップのを整列の際、格法加工を施した極り外し、再利用することをでするため全体を安価に実施できるととないが可能はの治具を超極を加工で作製し、半導体としても、単価にはほとんど影響を与えない、という利点がある。


さらに、放然プロックを3次元的に変装した半 単体装置チップの裏面に接着することによって、 半単体装置チップの放然が可能である。

断面図である。

- 1 … 配線板、
- 2 … ICチップ、
- 3 ··· ICチップ上ハングバンプ、
- 4…配線板上ハンダバンブ、
- 6 -- 外部接联用端子、
- 7ーモールド郎、
- 9 … 振状治臭、
- 10… ICチップ端郎挿入用は、
- 13…放然プロック、
- 14… 超超状物質、
- 15…固定板。

特許出願人 日本電信電話株式会社


代理人 弁理士 谷 裁一




第 4 図


特開昭62-293749 (6)

知 0 政



第 5 図








图 ___

紅